PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-293354

(43)Date of publication of application: 20.10.2000

(51)Int.CI.

G06F 5/01

(21)Application number: 11-101058

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD


-(22)Date of filing: 08.04.1999

(72)Inventor: MIYOSHI AKIRA

(54) ARITHMETIC OPERATION PROCESSOR

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain an arithmetic operation processor which has an operation speed that is almost equal to when a buffer is inserted inside a shift circuit and can further reduce power consumption in a barrel shift circuit. SOLUTION: In a barrel shift circuit composed of a multistage selector, when data does not have to be transmitted to the selector of the next stage to an output of a selector realizing large shift, a long wire does not have to be driven other than when needed by providing a data blocking means 101 instead of a buffer, and the power consumption of the arithmetic operation processor can be reduced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2000-293354 (P2000-293354A)

(43)公開日 平成12年10月20日(2000.10.20)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

G06F 5/01

G06F 5/01 5B022

審査請求 未請求 請求項の数4 OL (全 9 頁)

(21)出願番号

(22)出願日

特顏平11-101058

(71)出願人 000005821

松下電器産業株式会社

平成11年4月8日(1999.4.8)

大阪府門真市大字門真1006番地

(72)発明者 三好 明

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 100097445

弁理士 岩橋 文雄 (外2名)

Fターム(参考) 5B022 AA00 BA02 CA08 DA01 DA02


FA09

(54) 【発明の名称】 演算処理装置

(57) 【要約】

【課題】 バレルシフト回路において、シフト回路内部 でバッファーを挿入した場合とほぼ同等の演算速度を有 し、さらに消費電力を削減できる演算処理装置を提供す ることを目的とする。

【解決手段】 多段のセレクタにより構成されるバレル シフト回路において、大きなシフトを実現するセレクタ の出力に対して、データを次の段のセレクタに伝達する 必要がない場合は、データブロック手段101をバッフ ァの代わりに設けることで、必要時以外は、長配線をド ライブする必要がなく、演算処理装置の消費電力を削減 できる。



【特許請求の範囲】

【請求項1】 2進数で表現されるシフトデータA (= ΣAi×2ⁱ (Aiは0または1、iは0より大きい整 数)、 なべき乗を表す)と、

2進数で表現される被シフトデータB $(= \Sigma Bj \times 2^{-}j$ (Bjは0または1、jは0より大きい整数))を入力し 2 Oのシフトデータ値AOにより、被シフトデータB の2 [^] j桁値Bjまたは2 [^] (j-2 [^] 0)桁値Bj-2 [^] 0を選択

選択された値を第1の選択回路群中の2¹j桁に位置する 10 選択回路と2^(j+21)桁に位置する選択回路へ出力す る第0の選択回路群とシフトデータ値Aiにより、(第i-1の選択回路群中、2¹j桁の選択回路出力値)または (第i-1の選択回路群中、2^(j-2ⁱ)桁の選択回路出 力値)を選択し、

選択された値を第i+1の選択回路群中の2²iに位置する 選択回路と2^{(j+2⁽ⁱ⁺¹⁾)に位置する選択回路へ出力} する第iの選択回路群とを有するバレルシフト回路であ って、

前記第i+1の選択回路群の中、2^{(j+2(i+1))}析に位 20 置する選択回路への出力データが伝搬するのを、シフト データ信号Ai+1により中断するデータブロック手段を 保有する事を特徴とする演算処理装置。

【請求項2】 前記データブロック手段が、

シフトデータ信号が1の場合は2^{(j+2}(i+1))に位置 する選択回路への出力データを入力し、

シフトデータ信号が0の場合は、データブロック手段の 出力値を入力し、出力するデータホールド回路で構成さ れることを特徴とする請求項1記載の演算処理装置。

【請求項3】 前記データブロック手段が、

シフトデータ信号が1の場合は2^{(j+2⁽ⁱ⁺¹⁾)に位置} する選択回路への出力データをラッチし、

シフトデータ信号が0の場合は、新規にデータをラッチ しないデータラッチから構成されることを特徴とする請 求項1記載の演算処理装置。

【請求項4】 2進数で表現されるシフト量データA $(=\Sigma Ai \times 2^{\hat{i}})$ (Aiは0または1、iは0より大きい整 数)、 なべき乗を表す)を入力し、クロックによりラ ッチし出力する第1の記憶手段と2進数で表現される被 シフトデータB (= Σ Bj×2⁻j (Bjは0または1、jは 0より大きい整数))を入力し、第1の記憶手段と同相 のクロックによりラッチし出力する第2の記憶手段と前 記第2の記憶手段より出力されるデータを前記第1の記 億手段から出力されるデータの各桁の値に応じてシフト する複数段からなるシフト手段を有するシフト回路にお

シフト量データAの内、前記複数段からなるシフト手段 のうち第n段目のシフト手段に入力される桁において、 該桁を遅延させ第1の記憶手段に接続すると共に、該第 1の記憶手段に入力されるクロックも同じ遅延手段によ 50 力されるデータ値と選択回路群220から出力されるデ

り遅延させ入力するように構成されたことを特徴とする 演算処理装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、一方の入力データ を他方の入力データにより演算し出力する演算処理装置 に関する。

[0002]

【従来の技術】近年の電子技術の発展により、マイクロ コンピュータをはじめ情報処理装置が微細プロセスでL SI化されるようになってきた。プロセスが進化し、微 細化が進展するに従い、配線幅および配線スペースが小 さくなり、配線容量のうちでサイドカップリングに起因 する容量の割合が従来に比べ大きくなってきている。こ のため、配線容量を充放電するために必要な電力の割合 も従来に比べ増加することとなっている。

【0003】図2は、従来のバレルシフト回路のブロッ ク図である。

【0004】図2は、16ビットの2進数データBB (BB15~BB0) を4ビットの2進数シフト量デー タAA (AA3~AA0) の情報をもとにシフトし、1 6ビットの出力データY (Y15~Y0) を出力するバ レルシフト回路である。

【0005】以下、従来のバレルシフト回路の構成につ いて述べる。

【0006】210は、入力データBBをクロック信号 (CLK) の立ち上がりエッジでラッチする16個のフ リップフロップ(以下FFと記す) 群である。210 は、CLKの立ち上がりエッジで入力データBBをラッ 30 チ後、データB (B15~B0) を出力する。

【0007】211は、入力データAAをクロック信号 (CLK) の立ち上がりエッジでラッチする4個のFF 群である。211はシフト量データAAを入力しデータ A (A3~A0) を出力する。

【0008】201は、2つのデータ入力P、Qと選択 信号Sを入力とし、選択信号Sにより2つのデータ入力 のうち一方を出力Rに出力する選択回路である。

[0009] 231, 232, 241, 242, 25 1、252は、選択回路201と同じであるが、説明の 40 ため特別に番号を付与し直している。

【0010】図2においては、簡略化のためすべての選 択回路を記載していない。

【0011】220は、シフト量信号Aの2~0桁値A 0を選択信号Sとして入力し、FF群210から出力さ れるデータ値BとFF群210から出力されるデータ値 Bを1 (=2⁰) 桁左シフトしたデータ値B×2を入力 P、Qとする選択回路群である。

【0012】230は、シフト量信号Aの2~1桁値A 1を選択信号Sとして入力し、選択回路群220から出

ータ値を2 (=2¹) 桁左シフトしたデータ値を入力 P、Qとする選択回路群である。

【0013】240は、シフト量信号Aの2²2桁値A 2を選択信号Sとして入力し、選択回路群230から出 力されるデータ値と選択回路群230から出力されるデ ータ値を4 (=2²2) 桁左シフトしたデータ値を入力 P、Qとする選択回路群である。

【0014】250は、シフト量信号Aの2³桁値A 3を選択信号Sとして入力し、選択回路群240から出 力されるデータ値と選択回路群240から出力されるデ 10 ータ値を8 (=2³) 桁左シフトしたデータ値を入力 P、Qとする選択回路群である。

【0015】以上の様に図2に示すバレルシフト回路で は、シフト量Aの値に従い、選択回路群220では1桁 左シフトまたはシフトなし、選択回路群230では、2 桁左シフトまたはシフトなし、選択回路群240では、 4桁シフトまたはシフトなし、選択回路群250では8 桁シフトまたはシフトなしを実行し、0から15桁の左 シフトをシフト量Aを用い任意に実現する。

に注目する。

【0017】選択回路242の出力Rは、選択回路25 1のP入力および252のQ入力に接続されている。ま た、選択回路242から選択回路252までは、選択回 路8個分以上の長さをもつ配線が必要になることがわか

【0018】このため、選択回路242の出力ドライバ は、251のP入力容量と252のQ入力容量と242 からそれぞれの選択回路に接続される配線の配線容量を ドライブする必要がある。シフト量の増大に伴い配線長 30 が増大することで、大きな負荷がかかり、信号伝達速度 を遅らせ、さらにスリューが増大するため消費電力をも 増大させることになっていた。

【0019】配線長の増大に伴う信号伝搬速度改善のた め、従来においてはバッファーを挿入し遅延を改善する という改善策をとってきた。

【0020】図3はその一例である。

【0021】図3に示される番号で図2に示されるもの と同じものは、図2と同じ働きをする。

【0022】図2との相違点は、301に示すバッファ 40 ーを有しているかいないかの違いのみである。

【0023】バッファー301は、選択回路242の出 力配線が選択回路252の入力と選択回路251のP入 力に向け配線される場合、分岐するポイント310から 選択回路252に向かった近傍にバッファーを配置して

【0024】このようにバッファー301を配置するこ とで、選択回路242の出力の負荷分散を行い、選択回 路252へのデータ伝達速度を向上させていた。

【0025】なお、図3の中で、バッファー301は選 50 とする。

択回路242の出力にしか接続されていないが、選択回 路群240の選択回路で2~0桁から2~7桁までに位置 する選択回路の出力には同様に配置されている。

【0026】以上は、シフト量Aとして4桁の値をもっ ている場合について説明したが、シフト量の桁数が大き くなればなるほど、選択回路からの出力配線は長くなり 図3に示すようなバッファー回路を挿入し遅延を改善す ることとなっていた。

【0027】一般には、シフト量の2ⁱの桁値をAiとす ると、Aiにより制御される選択回路は、2~i桁下位から の選択回路から出力されるデータとその桁位置にあるAi -1により制御される選択回路から出力されるデータを 入力とする。

【0028】従って、シフトのために配線される配線 は、シフト量の上位桁になればなるほど長くなり、抵 抗、容量ともに増大することになっており、301に示 すようなバッファーを挿入するような改善策をとり、遅 延改善を図っていた。

【0029】またさらに従来のシフト回路において、シ 【0016】ここで、選択回路242、251、252 20 フト量データAと被シフトデータBをラッチするFF群 210、311は同じクロックの立ち上がりエッジによ り同時にラッチされることになっていた。

> 【0030】図6は、クロックが動作したときにFF群 211に示されるFFの消費電流の波形を模式的に書い たものである。

> 【0031】ここでは、FFとしてマスタースレーブ形 式のFFを想定している。従って、クロックの立ち上が りエッジでマスターラッチが閉じると共にスレーブラッ チが動作する。またクロックの立ち下がりエッジでは、 マスターラッチが動作し始めると共に、スレーブラッチ が閉じる。スレーブラッチは、マスターラッチにくら べ、シフタ内部のセレクタをドライブするため大きな消 費電流を消費する。

> 【0032】従って、図6に示すように、クロックの立 ち上がりエッジ近傍で比較的大きな電流を消費すること なっている。

> 【0033】すなわち、クロックの立ち上がりエッジで FF群210、311のフリップフロップがすべてが動 作し、高いピーク値の電流消費が発生することとなって いた。

[0034]

【発明が解決しようとする課題】しかしながら図3に示 した従来のバレルシフト回路では、バッファー301を 挿入することで演算速度を速くすることが可能である が、一方でバッファーが挿入されるため消費電力を増加 させるという問題が残っている。

【0035】第1の発明はかかる点に鑑み、バッファー を挿入した場合とほぼ同等の演算速度を有し、さらに消 費電力を削減できる演算処理装置を提供することを目的 【0036】また、図3に示す従来のバレルシフト回路では、クロックの立ち上がりエッジの瞬間に同時に210、311のフリップフロップが動作し、高いピーク値の電流消費が発生することとなっていた。

【0037】第2の発明はかかる点に鑑み、クロックの立ち上がりエッジでの高いピーク電流の発生を抑制できる演算処理装置を提供することを目的とする。

[0038]

【課題を解決するための手段】この課題を解決するため に請求項1に記載した第1の発明である情報処理装置 は、2つの2進数入力データを入力し、一方の入力デー タを他方の入力データ値に従いシフトするバレルシフト 回路からなる演算処理装置であって、演算処理装置は、 2進数で表現されるシフトデータA (= $\Sigma Ai \times 2^{\hat{i}}$ (Ai は0または1、iは0より大きい整数)、¹はべき乗を 表す)と、2進数で表現される被シフトデータB $(= \Sigma B)$ j×2^j(Bjは0または1、jは0より大きい整数))を 入力し2⁰のシフトデータ値A0により、被シフトデ ータBの2¹j桁値Bjまたは2^{(j-2}0)桁値Bj-2⁰ を選択し、選択された値を第1の選択回路群中の2¹j桁 20 に位置する選択回路と2^(j+2¹)桁に位置する選択回 路へ出力する第0の選択回路群とシフトデータ値Aiによ り、(第i-1の選択回路群中、2[^]j桁の選択回路出力 値) または (第i-1の選択回路群中、2^(j-2i)桁の 選択回路出力値)を選択し、選択された値を第i+1の選 択回路群中の2^jに位置する選択回路と2^(j+2)(i+ 1))に位置する選択回路へ出力する第iの選択回路群と を有するバレルシフト回路であって、前記第i+1の選択 回路群の中、2^{(j+2)(i+1))}桁に位置する選択回路へ の出力データが伝搬するのを、シフトデータ信号Ai+1 により中断するデータブロック手段を保有するように構 成したものである。

【0039】また、請求項第4項に記載した第2の発明 である情報処理装置は、2進数で表現されるシフト量デ $-9A (= \Sigma Ai \times 2^{\hat{i}} (Ai は 0 または 1 , i は 0 よ り 大$ きい整数)、 なべき乗を表す)を入力し、クロックに よりラッチし出力する第1の記憶手段と2進数で表現さ れる被シフトデータB $(= \Sigma Bj \times 2^{-}j)$ (Bjは0または 1、jは0より大きい整数))を入力し、第1の記憶手段 と同相のクロックによりラッチし出力する第2の記憶手 段と前記第2の記憶手段より出力されるデータを前記第 1の記憶手段から出力されるデータの各桁の値に応じて シフトする複数段からなるシフト手段を有するシフト回 路において、シフト量データAの内、前記複数段からな るシフト手段のうち第n段目のシフト手段に入力される 桁において、該桁を遅延させ第1の記憶手段に接続する と共に、該第1の記憶手段に入力されるクロックも同じ 遅延手段により遅延させ入力するように構成したもので ある。

[0040]

【発明の実施の形態】図1は第1の発明および第2の発明を含んだ一実施形態であるバレルシフト回路を構成するブロック図を示している。

【0041】このバレルシフト回路は、16ビットの2進数データBB($BB15\sim BB0$)を4ビットの2進数シフト量データAA($AA3\sim AA0$)の情報をもとにシフトし、16ビットの出力データY($Y15\sim Y$ 0)を出力するように構成されている。

【0042】まず、このバレルシフト回路の構成につい 10 て述べる。

【0043】110は、入力データBB(BB15からBB0)をクロック信号(CLK)の立ち上がりエッジでラッチする16個のフリップフロップ群である。110は、CLKの立ち上がりエッジで入力データBBをラッチ後、データB(B15~B0)を出力する。

【0044】 111は、入力データAAをクロック信号 (CLK) の立ち上がりエッジでラッチする4個のFF 群である。111はシフト量データAAを入力しデータA ($A3\sim A0$) を出力する。

(10045) 201は、2つのデータ入力P、Qと選択信号Sを入力とし、選択信号Sにより2つのデータ入力のうち一方を出力Rに出力する選択回路である。

【0046】131、132、141、142、15 1、152は、選択回路201と同じであるが、説明の ため特別に番号を付与し直している。

【0047】図1においては、簡略化のためすべての選択回路を記載していない。

【0048】120は、シフト量信号Aの2⁰ の桁値A 0を選択信号Sとして入力し、FF群110から出力さ れるデータ値BとFF群110から出力されるデータ値 Bを1(=2⁰)桁左シフトしたデータ値B×2を入力 P、Qとする選択回路群である。

【0049】130は、シフト量信号Aの2¹桁値A 1を選択信号Sとして入力し、選択回路群120から出力されるデータ値と選択回路群120から出力されるデータ値を2(=2¹)桁左シフトしたデータ値を入力P、Qとする選択回路群である。

【0050】140は、シフト量信号Aの2²を指値A 2を選択信号Sとして入力し、選択回路群130から出力されるデータ値と選択回路群130から出力されるデータ値を4(=2²) 桁左シフトしたデータ値を入力 P、Qとする選択回路群である。

【0051】150は、シフト量信号Aの2³桁値A3を選択信号Sとして入力し、選択回路群140から出力されるデータ値と選択回路群140から出力されるデータ値を8(=2³) 桁左シフトしたデータ値を入力P、Qとする選択回路群である。

【0052】101は、選択回路142から出力される 出力データと、シフト量信号A3を入力とし、出力を選 50 択回路152のQ入力に接続するデータブロック回路で

- 7

ある。

【0053】160、161,162はそれぞれ入力データAA1、AA2,AA3を遅延させフリップフロップ群111に入力する遅延回路である。

【0054】165, 166, 167は、クロック信号 (CLK)を入力し遅延させフリップフロップ群111 のクロックとして入力する遅延回路である。

【0055】ここで、遅延回路160と165の遅延 量、および161と166の遅延量、および162と1 67の遅延量は同じであり、162、167の遅延量が 10 もっとも大きく、ついで161,166の遅延量、16 0,165の遅延量と少なくなる。

【0056】以下に第1の発明について該バレルシフト回路の動作を説明する。

【0057】クロックの立ち上がりエッジにおいてフリップフロップ群110にラッチされた入力データB15~B0は、同様にクロックの立ち上がりエッジでフリップフロップ群111にラッチされたシフト量データA3~A0によりシフトされる。

【0058】シフトは以下のように行われる。

【0059】まず、シフト量AAのうち、AA1、AA2, AA3に関しては、遅延回路160から167を経由しフリップフロップ群111のデータ入力に入力される。またAA1, AA2, AA3をラッチするフリップフロップに使用されるクロックも、遅延回路165、166、167により遅延されフリップフロップ群111に入力される。ここで使用される遅延回路はたとえばバッファー等が相当する。

【0060】そして、シフト量Aの最下位ビットA0により制御される選択回路群120に入力データB15~30B0が入力される。A0の値が1の場合、選択回路群120では、入力データB15~B0を1桁左シフトし出力する。A0が0の場合は、そのままシフトせずに出力する。

【0061】たとえば、選択回路群120中の選択回路 121に注目すると、P入力にはB3がQ入力にはB2 が入力される。

【0062】A0が1の場合、選択回路121は2つの2進数入力のうちQ入力値B2を出力する。A0が0の場合、選択回路121はP入力値B3を出力する。

【0063】ここで説明のため、選択回路群120から出力される16ビットデータを2B(2B15~2B0)とする。

【0064】次に、選択回路群130の動作について説明する。

【0065】シフト量の2¹の桁値A1により制御される選択回路群130には、入力データ2B15~2B0が入力される。A1の値が1の場合、選択回路群130では、入力データ2B15~2B0を2桁左シフトし出力する。2桁は、シフト量A1の重み値2¹により

指定されるものである。AOがOの場合は、そのままシフトせずに出力する。

【0066】たとえば、選択回路131に注目すると、 選択回路131には、2B1と2B3の2つの2進数が 入力される。A0が1の場合、選択回路131は2つの 2進数入力のうち2B1を出力する。A0が0の場合選 択回路131は2つの2進数入力のうち2B3を出力する。

【0067】これにより、選択回路群130から、A1の値に応じて2桁左シフトまたはそのままの桁を出力する。選択回路120から出力される16ビットデータを3B(3B15~3B0)とする。

【0068】選択回路群の動作を一般的に示す。

【0069】シフト量の 2° i桁値Aiで制御される選択回路群は、入力データの 2° kの桁値と入力データの 2° (k- 2° i)の桁値を入力し、Aiが1の場合、 2° (k- 2° I)の桁値を出力し、Aiが0の場合、 2° kの桁値を出力する。

【0070】次にシフト量A2により制御される選択回 路群140から出力されるデータがシフト量A3により 20 制御される選択回路群150に入力される場合を考え

【0071】ここで、選択回路群140内部の選択回路 142および選択回路群150内部の選択回路151、 152およびデータブロック回路101に注目し説明する。

【0072】選択回路142の出力は、選択回路151のP入力およびデータブロック回路101に入力される。

【0073】シフト量信号A3が1の場合、選択回路151、152はQ入力を選択する。すなわち選択回路群140から出力されるデータを8桁左シフトした値を選択する。またシフト量信号A3が0の場合、選択回路151、152はP入力を選択する。また、データブロック回路101は、シフト量A3が1の場合、選択回路142の出力値を出力し、選択回路152へ伝達する。

【0074】しかし、シフト量データA3が0の場合、 以前にシフト量A3が1であった時に選択回路142か ら出力されたデータを出力しつづける。すなわち、A3 が0の場合は、データブロック回路101から選択回路 152への供給データは変化しないことになる。

【0075】このようにデータブロック回路101を、配線分岐ポイント102の近傍で、102から選択回路152に向かった処に位置させることで、選択回路152にデータを伝達させる必要がない場合、データブロック回路101から選択回路152までの配線容量および選択回路152のQ入力容量をドライブする必要がなく、消費電力を削減できる。

【0076】また、データブロック回路101を分岐点 102の近傍に配置することで、選択回路152で選択 回路142から出力されるデータを選択する必要のない

場合、データブロック回路101は、選択回路152に 対して選択回路142から出力されるデータを伝達せ ず、以前にドライブされていたデータと同じ値を出力し つづける。従って、データブロック回路101では出力 データが変化しないため電力を消費しない状態になって

【0077】なお以上の本発明の実施形態では、データ が8桁左シフトする場合について述べたが、より多ビッ トシフトする場合について考えれば、データブロック回 路を採用することによる消費電力削減の効果は大きくな 10 り、本発明がさらに有効になってくることは明らかであ る。

【0078】また、データブロック回路101を制御す る制御信号A3は、従来においても選択回路群150を 制御するため選択回路群の上位桁から下位桁まで配線さ れており、新規にデータブロック回路101を制御する ために大幅に配線を引き回し直す必要がない。

【0079】次に、データブロック回路101の機能を 実現する回路について2つの実施例をそれぞれ図4、図 5に示す。

【0080】まず第1の実施回路である図4について説 明する。

【0081】401は入力データの論理そのままを出力 するバッファー回路である。

【0082】402は入力データを論理反転し出力する インバータである。

[0083] 403, 404 the third No. S、Pch MOSからなり、それぞれのソースおよび ドレインを共通にし、それぞれのゲートには論理的に反 転の関係にあるデータを入力する、スイッチ回路であ

【0084】スイッチ回路403の入力には、図1中の 選択回路142からの出力値が入力される。スイッチ回 路403、404の出力は接続され、バッファー回路4 01に入力される。バッファー回路401の出力は、デ ータブロック回路の出力となり選択回路152に入力さ れると共に、スイッチ回路404にも入力される。ま た、図1中選択信号A3はインバータ回路405に入力 されA3が1の場合、スイッチ回路401の入力が選択 され、A3が0の場合には、スイッチ回路404が選択 40 されるようになる。

【0085】次に、図4に示す回路の動作を説明する。 【0086】403では選択信号A3が1の場合、ソー

スドレイン間が導通状態、選択信号Sが0の場合に非導 通状態になる。一方404では選択信号A3が0の場合 ソースドレイン間が非導通、選択信号A3が1の場合ソ ースドレイン間が導通状態になる。

【0087】つまり、図4に示すデータブロック回路 は、選択信号A3が1の場合スイッチ回路403への入 カデータを出力し、選択信号A3が0の場合、以前に選 50 から、選択回路群130に入力される制御信号は、デー

10 択信号SがOであった時にはスイッチ回路403から入 力されたデータを保持しつづける回路になっている。

【0088】また、データブロック回路101を分岐点 102の近傍に配置することで、選択回路152で選択 回路142から出力されるデータを選択する必要のない 場合、データブロック回路101は、選択回路152に 対して選択回路142から出力されるデータを伝達せ ず、以前にドライブされていたデータと同じ値を出力し つづける。従って、データブロック回路101では出力 データが変化しないため電力を消費しない状態になって

【0089】次に第2の実施回路である図5について説 明する。

[0090] 501, 502, 503, 504, 505 は入力データを論理反転し出力するインバータ回路であ る。このうちインバータ回路503は、データ保持用の 弱いドライブ能力をもつトランジスタである。

[0091] 506 tNch MOS, Pch MOS からなり、それぞれのソースおよびドレインを共通に し、それぞれのゲートには論理的に反転の関係にあるデ 20 ータを入力する、スイッチ回路である。

【0092】スイッチ回路506の入力には、図1中の 選択回路142からの出力値が入力される。スイッチ回 路506の出力はインバータ回路502の入力とインバ ータ回路503の出力に接続される。

【0093】インバータ回路501の出力は、データブ ロック回路の出力となる。また、図1中選択信号A3は インバータ回路505に入力され、A3が1の場合、ス イッチ回路506のソースドレイン間が導通状態にな り、図1中選択回路142の出力が、インバータ回路5 02、503で形成されるラッチ回路にラッチされる。 A3が0の場合、スイッチ回路506のソースドレイン 間は導通せず、以前にラッチされていたデータが保持さ れる。

【0094】なお以上の本発明の実施形態では、データ が8桁左シフトする場合について述べたが、より多ビッ トシフトする場合について考えれば、データブロック回 路を採用することによる消費電力削減の効果は大きくな り、本発明がさらに有効になってくる。

【0095】次に、第2の発明の実施形態について図1 を用い説明する。

【0096】たとえば、選択回路群130に注目する と、選択回路131において、データ入力は、フリップ フロップのクロック立ち上がりから出力までの遅延をT ff、選択回路120のデータ入力から出力までの遅延 をT120とした場合、フリップフロップ群に入力され るデータは、クロックの立ち上がりからTff+T12 0遅延し入力される。

【0097】いま選択回路群130は、論理回路である

タと同じ遅延まで遅れても速度を落とすことはない。 【0098】従って、AA1をフリップフロップ群11 1にT120分遅延させ入力し、同時にクロックもT1 20の時間分遅らせることができる。

【0099】同様に、遅延回路161、166に関しては、選択回路群130のデータ入力から出力までの遅延分(T130)とT120をあわせた時間分遅らせることになる。

【0100】遅延回路162、167に関しては、T120+T130+140となる。

【0101】図7にこの時に消費される電流の様子を示す。

【0102】すなわち、AA1が入力されるFFのクロックは、AA0が入力されるFFおよびBB0~BB15が入力されるFFのクロックタイミングよりもT120だけ遅れるため、AA0入力の消費電流に比べ電流を消費するタイミングがT120だけ遅れることになる。

【0103】これは、他のFFに関しても同じであり、それぞれ図7に示した時間だけ遅らせることが可能になる。

【0104】このように、シフト量のデータ入力をクロックをずらし遅らせることで、クロックの立ち上がりエッジでの電流消費のピークを抑えることが可能になり、雑音の誘発を防止し、LSIの特性向上が図られる。

[0105]

【発明の効果】以上説明したように本発明によれば、バレルシフト回路において大容量を形成する長配線をドライブする必要のない場合、大容量を動作させないため、

その結果、消費電力を低減させることができるという有 利な効果が得られる。

【0106】また、クロックの立ち上がりエッジでの電流消費のピークを抑えることが可能になり、雑音の誘発を防止し、LSIの特性向上が図られるという有利な効果が得られる。

【図面の簡単な説明】

【図1】第1、第2の発明の一実施形態におけるバレルシフト回路を構成する演算処理装置のブロック図

10 【図2】従来のバレルシフト回路を構成する演算処理装置のブロック図

【図3】従来のバレルシフト回路を構成する演算処理装置のブロック図

【図4】本発明におけるデータブロック回路の第1の実 施図

【図5】本発明におけるデータブロック回路の第2の実施図

【図6】従来のクロック動作時のFFの消費電流波形を 模式的に示した図

20 【図7】本発明におけるクロック動作時のFFの消費電 流波形を模式的に示した図

【符号の説明】

101 データブロック回路

110 フリップフロップ回路群


111 フリップフロップ回路群

120、130、140、150 選択回路群

121、131、132、141、142、143、1 51、152 選択回路


【図1】

[図4] (図5)




【図2】


入力データ



【図3】



【図6】



【図7】

